Forschungsarbeiten am Chair of Dependable Nano Computing (CDNC) wurden zwei Jahre hintereinander ausgezeichnet.
Die "Top-Picks" im Bereich Hardware-Sicherheit beinhalten die wichtigsten und einflussreichsten Arbeiten der letzten sechs Jahre aus den Themengebiete Hardware, Mikroarchitektur und eingebettete Sicherheit. Die Arbeiten werden im Vorfeld der „International Conference on Computer-Aided Design“ (ICCAD) von einem 30-köpfigen Expertengremium aus Veröffentlichungen ausgewählt, welche bereits auf einschlägigen Konferenzen präsentiert oder in Fachzeitschriften publiziert wurden. Im Anschluss dürfen die Autoren der ausgewählten Veröffentlichungen ihre Arbeiten auf der ICCAD einem renommierten Fachpublikum präsentieren. Eine engere Auswahl der Beiträge wird dann zur Einreichung für eine "Top Picks"-Sonderausgabe bekannter Fachzeitschriften wie IEEE Design and Test (D&T) oder Transactions on Computer-Aided Design (TCAD) eingeladen.
Ausgezeichnetes Forscherteam: Jonas Krautter, Dennis Gnad, Prof. Dr. Mehdi Tahoori (v.l.n.r.).
Zwei Veröffentlichungen des CDNC ausgezeichnet
In jüngster Zeit wird ein neuartiger Computerchip, das so genannte Field-Programmable Gate Array (FPGA), zunehmend zur Beschleunigung von Rechenaufgaben eingesetzt. Besonders in Bereichen in denen große Rechenleistungen benötigt werden, wie z.B. der künstlichen Intelligenz (Maschinelles Lernen), finden FPGAs Anwendung.
In den als „Top-Pick“ ausgezeichneten Forschungsarbeiten des CDNC haben die Karlsruher Informatiker verschiedene neuartige Sicherheitsmängel gefunden, sobald FPGAs als Beschleuniger in Rechenzentren eingesetzt werden. Weitere Forschungsarbeiten des Lehrstuhls umfassen auch konkrete Lösungsansätze, um diese Sicherheitslücken zu schließen. Im Rahmen dieses Themengebietes wurden sowohl in 2019 als auch in 2020 Veröffentlichungen des CDNC als „Top-Pick“ gekürt.
Mehr zu den Sicherheitslücken in FPGAs:
https://www.informatik.kit.edu/11147_10360.php
Veröffentlichungen:
[1] F. Schellenberg, D. R. E. Gnad, A. Moradi, M. B. Tahoori, "An Inside Job: Remote Power Analysis Attacks on FPGAs", in Proceedings of Design, Automation & Test in Europe (DATE), 2018, Germany. (Top Picks in Hardware Security 2019)
[2] J. Krautter, D. R. E. Gnad, M. B. Tahoori, "FPGAhammer: Remote Voltage Fault Attacks on Shared FPGAs, suitable for DFA on AES", in IACR Transactions on Cryptographic Hardware and Embedded Systems (TCHES), 2018. (Top Picks in Hardware Security 2020)
[3] J. Krautter, D. R. E. Gnad, M. B. Tahoori, "Mitigating Electrical-Level Attacks towards Secure Multi-Tenant FPGAs in the Cloud", in ACM Transactions on Reconfigurable Technology and Systems (TRETS), 2019.
[4] J. Krautter, D. R. E. Gnad, F. Schellenberg, A. Moradi, and M. B. Tahoori, "Active Fences against Voltage-based Side Channels in Multi-Tenant FPGAs", in Proceedings of the International Conference on Computer-Aided Design (ICCAD), 2019, USA.